Alphawave Semi, TSMC 3nm 공정 기반 업계 선도 64Gbps UCIe™ IP 테이프아웃 완료, 차세대 AI 칩렛 연결성 구현
Business Wire
중요도
AI 요약
Alphawave Semi가 TSMC 3nm 공정에서 업계 선도적인 64Gbps UCIe IP를 성공적으로 테이프아웃하며 AI 칩렛 연결성 분야에서 큰 도약을 이루었습니다.
이는 차세대 AI 칩렛 아키텍처를 위한 성능과 대역폭 밀도를 크게 향상시켜 회사의 기술 리더십을 강화하는 강력한 호재입니다.
핵심 포인트
- Alphawave Semi가 TSMC 3nm 공정에서 업계 선도적인 64Gbps UCIe IP를 성공적으로 테이프아웃하며 AI 칩렛 연결성 분야에서 큰 도약을 이루었습니다.
- 이는 차세대 AI 칩렛 아키텍처를 위한 성능과 대역폭 밀도를 크게 향상시켜 회사의 기술 리더십을 강화하는 강력한 호재입니다.
AI 분석 근거근거 충분성: 충분
이 섹션은 현재 저장된 출처, 요약, 요인, 하이라이트를 기준으로 AI 분석이 무엇에 기대고 있는지 보여줍니다. 정보 제공용이며 정확성 보장, 투자 자문, 매수·매도 추천이 아닙니다. 중요한 판단 전 원문과 최신 공시를 확인하세요.
사용된 요인
- •긍정 요인 — 업계 선도적인 64Gbps UCIe IP 테이프아웃
- •긍정 요인 — TSMC 3nm 공정 적용
- •긍정 요인 — 차세대 AI 칩렛 아키텍처 지원
저장된 하이라이트
- “업계 선도적
- “큰 도약
- “강력한 호재
참고 문맥
Alphawave Semi, TSMC 3나노 공정 기반 64Gbps UCIe™ IP 성공적으로 테이프아웃 차세대 AI 칩렛 연결성 강화, IP 생태계 확장 기대 글로벌 고속 연결 및 컴퓨팅 실리콘 선도 기업인 Alphawave Semi(LSE: AWE)가 TSMC의 최첨단 3나노 공정 기술을 기반으로 업계 최고 수준의 64Gbps UCIe™ 다이-투-다이(D2D) IP 서브시스템 테이프아웃에…
긍정 / 부정 요인
긍정 요인
- 업계 선도적인 64Gbps UCIe IP 테이프아웃
- TSMC 3nm 공정 적용
- 차세대 AI 칩렛 아키텍처 지원
- 대역폭 밀도 2배 향상
- AI 및 데이터센터 시장에서의 기술 리더십 강화
기사 전문
Alphawave Semi, TSMC 3나노 공정 기반 64Gbps UCIe™ IP 성공적으로 테이프아웃
차세대 AI 칩렛 연결성 강화, IP 생태계 확장 기대
글로벌 고속 연결 및 컴퓨팅 실리콘 선도 기업인 Alphawave Semi(LSE: AWE)가 TSMC의 최첨단 3나노 공정 기술을 기반으로 업계 최고 수준의 64Gbps UCIe™ 다이-투-다이(D2D) IP 서브시스템 테이프아웃에 성공했다고 발표했습니다. 이는 36Gbps Gen2 실리콘 성공에 이어 세 번째 세대 IP 서브시스템으로, IP 생태계를 위한 성능과 해안선 대역폭 밀도에서 상당한 발전을 이루었습니다.
이번 성과는 차세대 AI, XPU 및 데이터센터 시스템을 위한 칩렛 기반 아키텍처 구현을 가능하게 하며, 64Gbps의 높은 레인당 단방향 데이터 전송 속도를 통해 전력 효율적이고 안정적인 멀티 다이 SoC 통합과 칩렛 생태계 전반에 걸친 원활한 상호 운용성을 제공합니다.
TSMC의 3나노 공정에서 구현된 최초의 64Gbps UCIe™ IP 서브시스템이라는 점에서 Alphawave Semi는 UCIe 다이-투-다이 연결 기술 분야의 선두 주자로 자리매김했습니다. 향상된 64Gbps UCIe 성능과 감소된 전력 소비는 Co-Packaged Optics(CPO)를 위한 광학 연결을 포함한 새로운 애플리케이션을 가능하게 하며, 이는 확장 가능한 시스템 및 높은 레인 수 라딕스를 요구하는 환경에 필수적입니다. 또한, D2D 인터커넥트 기능을 확장하여 독특한 폼팩터와 매우 낮은 전력 및 지연 시간을 제공하는 맞춤형 메모리 인터페이스를 지원하며, 이는 기존 메모리 인터페이스 대비 8배 높은 대역폭 밀도를 제공합니다.
다양한 공정 노드에 걸쳐 실리콘 검증된 아키텍처를 기반으로 구축된 Alphawave 64Gbps UCIe는 이전 UCIe 대비 두 배의 대역폭 밀도를 제공하며, 표준 패키지에서 최대 3.6Tbps/mm, 고급 패키지에서 21Tbps/mm 이상의 해안선 대역폭을 달성합니다. 이 서브시스템은 성능과 신뢰성을 향상시키는 고급 아키텍처를 사용합니다. Alphawave의 검증된 D2D 기술과 적응형 펌웨어를 통해 고객은 변화하는 시장 요구에 맞춰 칩렛 기반 솔루션을 신속하게 개발하고 배포할 수 있습니다.
Alphawave는 AXI-4, AXI-S, CXS, CHI 및 CHI C2C와 같은 프로토콜을 지원하는 통합 D2D 서브시스템을 제공하여 유연한 칩렛 기반 시스템을 구현하고 더 빠른 개발을 위한 참조 아키텍처를 제공합니다. 64Gbps UCIe IP는 UCIe 3.0(2025년 8월 출시)을 완벽하게 준수합니다. 또한 iJTAG, BIST, DFT, Known Good Die(KGD) 및 실시간 레인별 상태 모니터링과 같은 강력한 테스트 및 디버그 기능을 포함하여 고객 통합을 용이하게 하고 신뢰성을 향상시킵니다.
Mohit Gupta, Executive Vice President & General Manager인 Alphawave Semi는 "TSMC의 N3P 공정에서 64Gbps로 업계 최초로 Gen3 UCIe™ IP를 테이프아웃한 것은 다이-투-다이 연결성에서 중요한 도약입니다. N3P에서 36Gbps UCIe IP 실리콘 성공을 기반으로, 이번 성과는 Alphawave Semi를 이전 세대 대비 초고성능 및 해안선 대역폭 밀도 제공 분야의 선두에 서게 합니다. 또한, 이는 당사의 광범위한 AI 플랫폼을 강화하여 3나노 공정에서 IP 서브시스템 제품군이 확장 가능한 AI 컴퓨팅의 중요한 대역폭 요구를 충족하기 위해 그 어느 때보다 높은 성능과 효율성을 제공하도록 보장합니다."라고 말했습니다.
TSMC의 Aveek Sarkar, Director of Ecosystem and Alliance Management Division은 "Alphawave Semi와의 협력은 TSMC의 3나노 기술 기반의 선도적인 설계 솔루션을 통해 고성능, 에너지 효율적인 컴퓨팅을 발전시키려는 우리의 공동 노력을 반영합니다. 이 성과는 당사의 Open Innovation Platform®(OIP) 파트너와의 긴밀한 협력이 AI 및 클라우드 인프라의 급증하는 요구를 충족하기 위한 고급 인터페이스 IP 및 맞춤형 실리콘 솔루션의 제공을 어떻게 가속화하는지 보여줍니다."라고 덧붙였습니다.
이번 테이프아웃은 Alphawave Semi의 AI 플랫폼 및 칩렛 참조 아키텍처에 있어 중요한 이정표를 세우며, 하이퍼스케일러, 데이터센터 및 AI 애플리케이션 전반에 걸쳐 차세대 칩렛 연결성의 기반을 마련합니다. TSMC의 3나노 공정에서 36Gbps에서 64Gbps로의 빠른 발전은 개방적이고 확장 가능한 칩렛 생태계를 발전시키는 당사의 리더십과 초고성능 연결성의 미래를 형성하려는 당사의 노력을 반영합니다.
Alphawave Semi에 대한 자세한 내용은 www.awavesemi.com에서 확인할 수 있습니다.
Alphawave Semi는 전 세계 기술 인프라를 위한 고속 연결 및 컴퓨팅 실리콘 분야의 글로벌 리더입니다. 데이터의 기하급수적인 증가에 직면하여 Alphawave Semi의 기술은 중요한 요구를 충족합니다. 즉, 데이터가 더 빠르고 안정적으로, 그리고 더 낮은 전력으로 더 높은 성능으로 이동할 수 있도록 하는 것입니다. 당사는 수직적으로 통합된 반도체 기업이며, 당사의 IP, 맞춤형 실리콘 및 연결 제품은 데이터센터, 컴퓨팅, 네트워킹, AI, 5G, 자율 주행 차량 및 스토리지 분야의 글로벌 티어 원 고객에 의해 배포됩니다. 2017년 반도체 IP 라이선싱 분야에서 입증된 실적을 보유한 전문 기술 팀에 의해 설립되었으며, 당사의 임무는 디지털 세계의 핵심인 중요한 데이터 인프라를 가속화하는 것입니다. Alphawave Semi에 대해 더 알아보려면 awavesemi.com을 방문하십시오.